चिप निर्माण प्रक्रियाको पूर्ण व्याख्या (२/२): वेफरदेखि प्याकेजिङ र परीक्षणसम्म

प्रत्येक अर्धचालक उत्पादनको निर्माणलाई सयौं प्रक्रियाहरू आवश्यक पर्दछ, र सम्पूर्ण निर्माण प्रक्रियालाई आठ चरणहरूमा विभाजन गरिएको छ:वेफर प्रशोधन - ऑक्सीकरण - फोटोलिथोग्राफी - नक्काशी - पातलो फिल्म जमान - अन्तरसम्बन्ध - परीक्षण - प्याकेजिङ.

चरण 5: पातलो फिल्म बयान

चिप भित्र माइक्रो यन्त्रहरू बनाउनको लागि, हामीले लगातार पातलो फिल्महरूको तहहरू जम्मा गर्नुपर्छ र नक्काशी गरेर थप भागहरू हटाउनु पर्छ, र विभिन्न उपकरणहरू छुट्याउन केही सामग्रीहरू पनि थप्नुपर्छ। प्रत्येक ट्रान्जिस्टर वा मेमोरी सेल माथिको प्रक्रिया मार्फत चरणबद्ध बनाइएको छ। हामीले यहाँ कुरा गरिरहेको "पातलो फिल्म" ले 1 माइक्रोन (μm, मिटरको एक मिलियन भाग) भन्दा कम मोटाई भएको "फिल्म" लाई जनाउँछ जुन सामान्य मेकानिकल प्रशोधन विधिहरूद्वारा निर्माण गर्न सकिँदैन। वेफरमा आवश्यक आणविक वा आणविक एकाइहरू समावेश भएको फिल्म राख्ने प्रक्रिया "डिपोजिसन" हो।

बहु-तह सेमीकन्डक्टर संरचना बनाउनको लागि, हामीले पहिले एउटा यन्त्र स्ट्याक बनाउनु पर्छ, अर्थात्, वेफरको सतहमा पातलो धातु (कंडक्टिभ) फिल्महरू र डाइलेक्ट्रिक (इन्सुलेट) फिल्महरूको धेरै तहहरू वैकल्पिक रूपमा स्ट्याक गर्नुहोस्, र त्यसपछि थप हटाउनुहोस्। तीन-आयामी संरचना बनाउनको लागि बारम्बार नक्काशी प्रक्रियाहरू मार्फत भागहरू। डिपोजिसन प्रक्रियाहरूको लागि प्रयोग गर्न सकिने प्रविधिहरूमा रासायनिक वाष्प निक्षेप (CVD), परमाणु तह निक्षेप (ALD), र भौतिक भाप निक्षेप (PVD), र यी प्रविधिहरू प्रयोग गर्ने विधिहरूलाई सुक्खा र भिजेको निक्षेपमा विभाजन गर्न सकिन्छ।

रासायनिक वाष्प निक्षेप (CVD)

रासायनिक वाष्प निक्षेपमा, अग्रगामी ग्यासहरूले प्रतिक्रिया कक्षमा प्रतिक्रिया गरेर वेफरको सतहमा जोडिएको पातलो फिल्म र चेम्बरबाट बाहिर पम्प गरिएका उप-उत्पादनहरू बनाउँछन्। प्लाज्मा-वर्धित रासायनिक वाष्प निक्षेपले प्रतिक्रियात्मक ग्यासहरू उत्पन्न गर्न प्लाज्मा प्रयोग गर्दछ। यो विधिले प्रतिक्रिया तापमान घटाउँछ, यसलाई तापमान-संवेदनशील संरचनाहरूको लागि आदर्श बनाउँछ। प्लाज्मा प्रयोग गर्नाले निक्षेपहरूको संख्या पनि कम गर्न सक्छ, प्रायः उच्च-गुणस्तरका चलचित्रहरू निम्त्याउँछ।

परमाणु तह निक्षेप (ALD)

परमाणु तह डिपोजिसनले एक पटकमा केही परमाणु तहहरू जम्मा गरेर पातलो फिल्महरू बनाउँछ। यस विधिको कुञ्जी भनेको स्वतन्त्र चरणहरू चलाउनु हो जुन निश्चित क्रममा प्रदर्शन गरिन्छ र राम्रो नियन्त्रण कायम राख्नुहोस्। अग्रसरको साथ वेफर सतह कोटिंग पहिलो चरण हो, र त्यसपछि वेफर सतहमा इच्छित पदार्थ बनाउनको लागि अग्रसरसँग प्रतिक्रिया गर्न विभिन्न ग्यासहरू प्रस्तुत गरिन्छ।

भौतिक भाप निक्षेप (PVD)

नामको रूपमा, भौतिक वाष्प निक्षेपले भौतिक माध्यमद्वारा पातलो फिल्महरूको गठनलाई जनाउँछ। स्पटरिङ एक भौतिक भाप जम्मा गर्ने विधि हो जसले लक्ष्यबाट परमाणुहरू स्पटर गर्न र पातलो फिल्म बनाउनको लागि वेफरको सतहमा जम्मा गर्न आर्गन प्लाज्मा प्रयोग गर्दछ। केही अवस्थामा, जम्मा गरिएको फिल्मलाई अल्ट्राभायोलेट थर्मल उपचार (UVTP) जस्ता प्रविधिहरू मार्फत उपचार र सुधार गर्न सकिन्छ।

चरण 6: अन्तरसम्बन्ध

अर्धचालकहरूको चालकता कन्डक्टरहरू र गैर-कंडक्टरहरू (अर्थात् इन्सुलेटरहरू) बीचको हुन्छ, जसले हामीलाई बिजुलीको प्रवाहलाई पूर्ण रूपमा नियन्त्रण गर्न अनुमति दिन्छ। वेफर-आधारित लिथोग्राफी, नक्काशी र डिपोजिसन प्रक्रियाहरूले ट्रान्जिस्टरहरू जस्ता कम्पोनेन्टहरू निर्माण गर्न सक्छन्, तर तिनीहरू शक्ति र संकेतहरूको प्रसारण र रिसेप्शन सक्षम गर्न जडान हुन आवश्यक छ।

धातुहरू तिनीहरूको चालकताको कारण सर्किट इन्टरकनेक्शनको लागि प्रयोग गरिन्छ। अर्धचालकहरूको लागि प्रयोग हुने धातुहरूले निम्न सर्तहरू पूरा गर्न आवश्यक छ:

· कम प्रतिरोधात्मकता: धातु सर्किटहरूले विद्युत् प्रवाह गर्न आवश्यक भएकोले, तिनीहरूमा रहेका धातुहरूको प्रतिरोध कम हुनुपर्छ।

· थर्मोकेमिकल स्थिरता: धातु सामग्रीको गुणहरू धातु अन्तरसम्बन्ध प्रक्रियाको समयमा अपरिवर्तित रहनु पर्छ।

· उच्च विश्वसनीयता: एकीकृत सर्किट टेक्नोलोजीको विकास हुँदै जाँदा, थोरै मात्रामा धातु जडान सामग्रीको पनि पर्याप्त स्थायित्व हुनुपर्छ।

· निर्माण लागत: पहिलो तीन सर्तहरू पूरा भए तापनि, ठूलो उत्पादनको आवश्यकताहरू पूरा गर्न सामग्री लागत धेरै उच्च छ।

इन्टरकनेक्सन प्रक्रिया मुख्यतया दुई सामाग्री, आल्मुनियम र तामा प्रयोग गर्दछ।

एल्युमिनियम इन्टरकनेक्शन प्रक्रिया

एल्युमिनियम इन्टरकनेक्सन प्रक्रिया एल्युमिनियम डिपोजिसन, फोटोरेसिस्ट एप्लिकेसन, एक्सपोजर र डेभलपमेन्टबाट सुरु हुन्छ, त्यसपछि अक्सिडेशन प्रक्रियामा प्रवेश गर्नु अघि कुनै पनि अतिरिक्त एल्युमिनियम र फोटोरेसिस्टलाई छनोट गर्न नक्काशी गरेर। माथिका चरणहरू पूरा भएपछि, फोटोलिथोग्राफी, नक्काशी र डिपोजिसन प्रक्रियाहरू इन्टरकनेक्शन पूरा नभएसम्म दोहोर्याइन्छ।

यसको उत्कृष्ट चालकताको अतिरिक्त, एल्युमिनियम फोटोलिथोग्राफ, ईच र जम्मा गर्न पनि सजिलो छ। यसको अतिरिक्त, यो कम लागत र ओक्साइड फिल्म को राम्रो आसंजन छ। यसको बेफाइदाहरू यो हो कि यो क्षरण गर्न सजिलो छ र कम पग्लने बिन्दु छ। थप रूपमा, एल्युमिनियमलाई सिलिकनसँग प्रतिक्रिया गर्न र जडान समस्याहरू निम्त्याउनबाट रोक्नको लागि, धातु निक्षेपहरू वेफरबाट अलग एल्युमिनियममा थप्न आवश्यक छ। यो निक्षेप "बाधा धातु" भनिन्छ।

एल्युमिनियम सर्किट निक्षेप द्वारा बनाइन्छ। वेफर भ्याकुम चेम्बरमा प्रवेश गरेपछि, एल्युमिनियम कणहरूद्वारा बनेको पातलो फिल्मले वेफरमा टाँस्नेछ। यो प्रक्रियालाई "वाष्प निक्षेप (VD)" भनिन्छ, जसमा रासायनिक वाष्प निक्षेप र भौतिक भाप निक्षेप समावेश हुन्छ।

कपर इन्टरकनेक्शन प्रक्रिया

सेमीकन्डक्टर प्रक्रियाहरू अधिक परिष्कृत हुन्छन् र उपकरण आकारहरू संकुचित हुन्छन्, एल्युमिनियम सर्किटहरूको जडान गति र विद्युतीय गुणहरू अब पर्याप्त छैनन्, र आकार र लागत आवश्यकताहरू दुवै पूरा गर्ने नयाँ कन्डक्टरहरू आवश्यक छन्। तामाले एल्युमिनियमलाई प्रतिस्थापन गर्न सक्ने पहिलो कारण यो हो कि यसमा कम प्रतिरोध छ, जसले छिटो उपकरण जडान गतिको लागि अनुमति दिन्छ। तामा पनि अधिक भरपर्दो छ किनभने यो इलेक्ट्रोमाइग्रेसनको लागि अधिक प्रतिरोधी छ, धातुको आयनहरूको आन्दोलन जब धातुबाट प्रवाह हुन्छ, एल्युमिनियम भन्दा।

यद्यपि, तामाले सजिलैसँग यौगिकहरू बनाउँदैन, यसलाई वाफ बनाउन र वेफरको सतहबाट हटाउन गाह्रो बनाउँछ। यस समस्यालाई सम्बोधन गर्न, तामा खोक्नुको सट्टा, हामी जम्मा र डाइलेक्ट्रिक सामाग्रीहरू खोद्छौं, जुन आवश्यक भएमा खाडलहरू र वियासहरू मिलेर धातु रेखा ढाँचा बनाउँछ, र त्यसपछि माथि उल्लिखित "ढाँचाहरू" तामाले भर्दछौं, जसलाई "डामासेन" भनिन्छ। ।

जब तामाको परमाणुहरू डाइइलेक्ट्रिकमा फैलिन जारी रहन्छ, पछिल्लोको इन्सुलेशन घट्छ र एक अवरोध तह सिर्जना गर्दछ जसले तामाको परमाणुहरूलाई थप फैलाउनबाट रोक्छ। त्यसपछि बाधा तहमा पातलो तामाको बीउको तह बनाइन्छ। यो चरणले इलेक्ट्रोप्लेटिंगलाई अनुमति दिन्छ, जुन तामाको साथ उच्च पक्ष अनुपात ढाँचाहरू भर्ने हो। भरिए पछि, अतिरिक्त तामा धातु रासायनिक मेकानिकल पॉलिशिंग (CMP) द्वारा हटाउन सकिन्छ। पूरा भएपछि, एक अक्साइड फिल्म जम्मा गर्न सकिन्छ, र अतिरिक्त फिल्म फोटोलिथोग्राफी र नक्काशी प्रक्रियाहरू द्वारा हटाउन सकिन्छ। माथिको प्रक्रिया तामा इन्टरकनेक्शन पूरा नभएसम्म दोहोर्याउन आवश्यक छ।

माथिको तुलनाबाट, यो देख्न सकिन्छ कि तामा इन्टरकनेक्सन र एल्युमिनियम इन्टरकनेक्शन बीचको भिन्नता यो हो कि अतिरिक्त तामा धातु सीएमपी द्वारा हटाइन्छ नक्काशी भन्दा।

चरण 7: परीक्षण

परीक्षणको मुख्य लक्ष्य भनेको सेमीकन्डक्टर चिपको गुणस्तरले निश्चित मापदण्ड पूरा गरेको छ कि छैन भनी प्रमाणित गर्नु हो, ताकि दोषपूर्ण उत्पादनहरू हटाउन र चिपको विश्वसनीयता सुधार गर्न सकियोस्। थप रूपमा, परीक्षण गरिएका दोषपूर्ण उत्पादनहरूले प्याकेजिङ चरणमा प्रवेश गर्दैन, जसले लागत र समय बचत गर्न मद्दत गर्दछ। इलेक्ट्रोनिक डाइ क्रमबद्ध (EDS) वेफर्स को लागी एक परीक्षण विधि हो।

EDS एक प्रक्रिया हो जसले वेफर राज्यमा प्रत्येक चिपको विद्युतीय विशेषताहरू प्रमाणित गर्दछ र यसैले अर्धचालक उपज सुधार गर्दछ। EDS लाई निम्नानुसार पाँच चरणहरूमा विभाजन गर्न सकिन्छ:

01 इलेक्ट्रिकल प्यारामिटर निगरानी (EPM)

EPM अर्धचालक चिप परीक्षणमा पहिलो चरण हो। यस चरणले प्रत्येक उपकरण (ट्रान्जिस्टर, क्यापेसिटर र डायोडहरू सहित) को अर्धचालक एकीकृत सर्किटहरूका लागि आवश्यक पर्ने तिनीहरूको विद्युतीय प्यारामिटरहरूले मापदण्डहरू पूरा गरेको सुनिश्चित गर्न परीक्षण गर्नेछ। EPM को मुख्य कार्य मापन गरिएको विद्युतीय विशेषता डेटा प्रदान गर्नु हो, जुन अर्धचालक निर्माण प्रक्रिया र उत्पादन कार्यसम्पादन (दोषपूर्ण उत्पादनहरू पत्ता लगाउन होइन) को दक्षता सुधार गर्न प्रयोग गरिनेछ।

02 वेफर एजिंग टेस्ट

अर्धचालक दोष दर दुई पक्षबाट आउँछ, अर्थात् निर्माण दोषको दर (प्रारम्भिक चरणमा उच्च) र सम्पूर्ण जीवन चक्रमा त्रुटिहरूको दर। वेफर एजिङ टेस्ट भन्नाले एक निश्चित तापक्रम र एसी/डीसी भोल्टेज अन्तर्गत वेफरलाई प्रारम्भिक चरणमा दोषहरू हुन सक्ने उत्पादनहरू पत्ता लगाउन, अर्थात्, सम्भावित दोषहरू पत्ता लगाएर अन्तिम उत्पादनको विश्वसनीयता सुधार गर्नलाई बुझाउँछ।

03 पत्ता लगाउने

बुढ्यौली परीक्षण पूरा भएपछि, सेमीकन्डक्टर चिपलाई प्रोब कार्डको साथ परीक्षण उपकरणमा जडान गर्न आवश्यक छ, र त्यसपछि तापक्रम, गति र गति परीक्षणहरू सान्दर्भिक अर्धचालक कार्यहरू प्रमाणित गर्न वेफरमा प्रदर्शन गर्न सकिन्छ। विशेष परीक्षण चरणहरूको विवरणको लागि कृपया तालिका हेर्नुहोस्।

04 मर्मत

मर्मत सबैभन्दा महत्त्वपूर्ण परीक्षण चरण हो किनभने केही दोषपूर्ण चिपहरू समस्याग्रस्त घटकहरू प्रतिस्थापन गरेर मर्मत गर्न सकिन्छ।

05 डटिङ

बिजुली परीक्षण असफल भएका चिपहरू अघिल्लो चरणहरूमा क्रमबद्ध गरिएको छ, तर तिनीहरूलाई छुट्याउन अझै पनि चिन्ह लगाउन आवश्यक छ। विगतमा, हामीले दोषपूर्ण चिपहरू नाङ्गो आँखाले पहिचान गर्न सकिन्छ भनेर सुनिश्चित गर्न विशेष मसीले चिन्ह लगाउन आवश्यक थियो, तर अब प्रणालीले तिनीहरूलाई परीक्षण डेटा मान अनुसार स्वचालित रूपमा क्रमबद्ध गर्दछ।

चरण 8: प्याकेजिङ

अघिल्लो धेरै प्रक्रियाहरू पछि, वेफरले बराबर आकारको वर्ग चिप्स बनाउँछ ("एकल चिप्स" पनि भनिन्छ)। अर्को कुरा काटेर व्यक्तिगत चिप्स प्राप्त गर्न को लागी छ। भर्खरै काटिएका चिपहरू धेरै नाजुक छन् र विद्युतीय संकेतहरू आदानप्रदान गर्न सक्दैनन्, त्यसैले तिनीहरूलाई छुट्टै प्रशोधन गर्न आवश्यक छ। यो प्रक्रिया प्याकेजिङ हो, जसमा सेमीकन्डक्टर चिप बाहिर सुरक्षात्मक खोल बनाउन र तिनीहरूलाई बाहिरीसँग विद्युतीय संकेतहरू आदानप्रदान गर्न अनुमति दिने समावेश छ। सम्पूर्ण प्याकेजिङ प्रक्रियालाई पाँच चरणहरूमा विभाजन गरिएको छ, अर्थात् वेफर सोइङ, सिंगल चिप एट्याचमेन्ट, इन्टरकनेक्सन, मोल्डिङ र प्याकेजिङ्ग परीक्षण।

01 वेफर काट्ने

वेफरबाट अनगिन्ती सघन व्यवस्थित चिपहरू काट्नको लागि, हामीले पहिले सावधानीपूर्वक वेफरको पछाडि "पीस" गर्नुपर्छ जबसम्म यसको मोटाईले प्याकेजिङ प्रक्रियाको आवश्यकताहरू पूरा गर्दैन। पीस गरेपछि, सेमीकन्डक्टर चिप अलग नभएसम्म हामी वेफरमा स्क्राइब लाइनको साथ काट्न सक्छौं।

त्यहाँ तीन प्रकारका वेफर काट्ने प्रविधिहरू छन्: ब्लेड काट्ने, लेजर काट्ने र प्लाज्मा काट्ने। ब्लेड डाइसिङ भनेको वेफर काट्नको लागि हीराको ब्लेडको प्रयोग हो, जुन घर्षण तातो र भग्नावशेषको जोखिममा छ र यसरी वेफरलाई क्षति पुर्‍याउँछ। लेजर डाइसिङमा उच्च परिशुद्धता हुन्छ र सजिलै पातलो मोटाई वा सानो स्क्राइब लाइन स्पेसिङको साथ वेफरहरू ह्यान्डल गर्न सक्छ। प्लाज्मा डाइसिङले प्लाज्मा एचिङको सिद्धान्त प्रयोग गर्छ, त्यसैले यो प्रविधि पनि लागू हुन्छ यदि स्क्राइब लाइन स्पेसिङ धेरै सानो छ।

02 एकल वेफर संलग्नक

सबै चिपहरू वेफरबाट अलग भएपछि, हामीले व्यक्तिगत चिपहरू (एकल वेफर्स) लाई सब्सट्रेट (लीड फ्रेम) मा जोड्न आवश्यक छ। सब्सट्रेटको कार्य भनेको सेमीकन्डक्टर चिपहरू सुरक्षित गर्नु हो र तिनीहरूलाई बाह्य सर्किटहरूसँग विद्युतीय संकेतहरू आदानप्रदान गर्न सक्षम पार्नु हो। तरल वा ठोस टेप चिपकने चिपहरू संलग्न गर्न प्रयोग गर्न सकिन्छ।

03 अन्तरसम्बन्ध

सब्सट्रेटमा चिप संलग्न गरेपछि, हामीले विद्युतीय संकेत विनिमय प्राप्त गर्न दुईको सम्पर्क बिन्दुहरू पनि जडान गर्न आवश्यक छ। त्यहाँ दुई जडान विधिहरू छन् जुन यस चरणमा प्रयोग गर्न सकिन्छ: पातलो धातुको तारहरू प्रयोग गरेर तार बन्धन र गोलाकार सुन ब्लकहरू वा टिन ब्लकहरू प्रयोग गरेर फ्लिप चिप बन्डिङ। तार बन्धन एक परम्परागत विधि हो, र फ्लिप चिप बन्धन प्रविधिले अर्धचालक निर्माणलाई गति दिन सक्छ।

04 मोल्डिङ

अर्धचालक चिपको जडान पूरा गरेपछि, सेमीकन्डक्टर एकीकृत सर्किटलाई तापमान र आर्द्रता जस्ता बाह्य अवस्थाहरूबाट जोगाउन चिपको बाहिरी भागमा प्याकेज थप्न मोल्डिङ प्रक्रिया आवश्यक हुन्छ। प्याकेज मोल्ड आवश्यकता अनुसार बनाइएपछि, हामीले सेमीकन्डक्टर चिप र इपोक्सी मोल्डिङ कम्पाउन्ड (EMC) मोल्डमा राखेर यसलाई बन्द गर्नुपर्छ। सिल गरिएको चिप अन्तिम रूप हो।

05 प्याकेजिङ परीक्षण

पहिले नै आफ्नो अन्तिम रूप भएको चिपहरूले अन्तिम दोष परीक्षण पनि पास गर्नुपर्छ। अन्तिम परीक्षणमा प्रवेश गर्ने सबै समाप्त अर्धचालक चिपहरू समाप्त अर्धचालक चिपहरू हुन्। तिनीहरूलाई परीक्षण उपकरणहरूमा राखिनेछ र विद्युतीय, कार्यात्मक र गति परीक्षणहरूको लागि भोल्टेज, तापक्रम र आर्द्रता जस्ता विभिन्न अवस्थाहरू सेट गरिनेछ। यी परीक्षणहरूको नतिजाहरू दोषहरू फेला पार्न र उत्पादनको गुणस्तर र उत्पादन दक्षता सुधार गर्न प्रयोग गर्न सकिन्छ।

प्याकेजिङ प्रविधिको विकास

चिपको आकार घट्दै जाँदा र प्रदर्शन आवश्यकताहरू बढ्दै जाँदा, प्याकेजिङ्गले विगत केही वर्षहरूमा धेरै प्राविधिक आविष्कारहरू पार गरेको छ। केही भविष्य-उन्मुख प्याकेजिङ्ग प्रविधिहरू र समाधानहरूमा परम्परागत ब्याक-एन्ड प्रक्रियाहरू जस्तै वेफर-लेभल प्याकेजिङ्ग (WLP), बम्पिङ प्रक्रियाहरू र पुन: वितरण तह (RDL) प्रविधि, साथै फ्रन्ट-एन्डका लागि नक्काशी र सफाई प्रविधिहरूका लागि डिपोजिसनको प्रयोग समावेश छ। वेफर उत्पादन।

उन्नत प्याकेजिङ के हो?

परम्परागत प्याकेजिङमा प्रत्येक चिपलाई वेफरबाट काटेर मोल्डमा राख्न आवश्यक हुन्छ। वेफर-लेभल प्याकेजिङ्ग (WLP) एक प्रकारको उन्नत प्याकेजिङ्ग प्रविधि हो, जसले चिपलाई वेफरमा रहेको सिधै प्याकेजिङलाई जनाउँछ। WLP को प्रक्रिया पहिले प्याकेज र परीक्षण गर्न को लागी हो, र त्यसपछि एक पटक मा सबै गठन चिप्स वेफर बाट अलग गर्नुहोस्। परम्परागत प्याकेजिङ्गको तुलनामा, WLP को फाइदा कम उत्पादन लागत हो।

उन्नत प्याकेजिङ 2D प्याकेजिङ्ग, 2.5D प्याकेजिङ्ग र 3D प्याकेजिङ्गमा विभाजन गर्न सकिन्छ।

सानो 2D प्याकेजिङ

पहिले नै उल्लेख गरिएझैं, प्याकेजिङ्ग प्रक्रियाको मुख्य उद्देश्यले अर्धचालक चिपको संकेत बाहिर पठाउनु समावेश गर्दछ, र वेफरमा बनाइएका बम्पहरू इनपुट/आउटपुट सिग्नलहरू पठाउनको लागि सम्पर्क बिन्दुहरू हुन्। यी बम्पहरू फ्यान-इन र फ्यान-आउटमा विभाजित छन्। पहिलेको फ्यान-आकार चिप भित्र छ, र पछिल्लो फ्यान-आकार चिप दायरा बाहिर छ। हामी इनपुट/आउटपुट सिग्नल I/O (इनपुट/आउटपुट) लाई कल गर्छौं, र इनपुट/आउटपुटको संख्यालाई I/O गणना भनिन्छ। I/O गणना प्याकेजिङ्ग विधि निर्धारण गर्नको लागि महत्त्वपूर्ण आधार हो। यदि I/O गणना कम छ भने, फ्यान-इन प्याकेजिङ प्रयोग गरिन्छ। चिप साइज प्याकेजिङ पछि धेरै परिवर्तन हुँदैन, यस प्रक्रियालाई चिप-स्केल प्याकेजिङ्ग (CSP) वा वेफर-लेभल चिप-स्केल प्याकेजिङ्ग (WLCSP) पनि भनिन्छ। यदि I/O काउन्ट उच्च छ भने, फ्यान-आउट प्याकेजिङ सामान्यतया प्रयोग गरिन्छ, र सिग्नल राउटिङ सक्षम गर्नका लागि बम्पहरूको अतिरिक्त पुन: वितरण तहहरू (RDLs) आवश्यक हुन्छ। यो "फ्यान-आउट वेफर-लेभल प्याकेजिङ्ग (FOWLP)" हो।

2.5D प्याकेजिङ

2.5D प्याकेजिङ टेक्नोलोजीले दुई वा बढी प्रकारका चिपहरू एउटै प्याकेजमा राख्न सक्छ जबकि संकेतहरूलाई पार्श्व रूपमा रूट गर्न अनुमति दिन्छ, जसले प्याकेजको आकार र कार्यसम्पादन बढाउन सक्छ। सबैभन्दा व्यापक रूपमा प्रयोग गरिएको 2.5D प्याकेजिङ्ग विधि भनेको सिलिकन इन्टरपोजर मार्फत मेमोरी र तर्क चिपहरू एउटै प्याकेजमा राख्नु हो। 2.5D प्याकेजिङका लागि थ्रु-सिलिकन भियास (TSVs), माइक्रो बम्पहरू, र फाइन-पिच RDLs जस्ता कोर प्रविधिहरू आवश्यक पर्दछ।

3D प्याकेजिङ

थ्रीडी प्याकेजिङ टेक्नोलोजीले दुई वा बढी प्रकारका चिपहरू एउटै प्याकेजमा राख्न सक्छ जबकि संकेतहरूलाई ठाडो रूपमा रूट गर्न अनुमति दिन्छ। यो प्रविधि साना र उच्च I/O काउन्ट सेमीकन्डक्टर चिपहरूको लागि उपयुक्त छ। TSV उच्च I/O काउन्ट भएका चिपहरूका लागि प्रयोग गर्न सकिन्छ, र कम I/O काउन्ट भएका चिपहरूको लागि तार बन्धन प्रयोग गर्न सकिन्छ, र अन्ततः एउटा सिग्नल प्रणाली बनाउँछ जसमा चिपहरू ठाडो रूपमा व्यवस्थित हुन्छन्। थ्रीडी प्याकेजिङका लागि आवश्यक मुख्य प्रविधिहरूमा TSV र माइक्रो-बम्प प्रविधि समावेश छ।

अहिलेसम्म, सेमीकन्डक्टर उत्पादन निर्माणका आठ चरणहरू "वेफर प्रशोधन - अक्सिडेशन - फोटोलिथोग्राफी - एचिंग - पातलो फिल्म डिपोजिसन - इन्टरकनेक्सन - परीक्षण - प्याकेजिङ" पूर्ण रूपमा प्रस्तुत गरिएको छ। "बालुवा" देखि "चिप्स" सम्म, सेमीकन्डक्टर टेक्नोलोजीले "पत्थरलाई सुनमा परिणत गर्ने" को वास्तविक संस्करण प्रदर्शन गरिरहेको छ।

VeTek सेमीकन्डक्टर एक पेशेवर चिनियाँ निर्माता होट्यान्टलम कार्बाइड कोटिंग, सिलिकन कार्बाइड कोटिंग, विशेष ग्रेफाइट, सिलिकन कार्बाइड सिरेमिकरअन्य अर्धचालक सिरेमिक। VeTek Semiconductor अर्धचालक उद्योग को लागी विभिन्न SiC Wafer उत्पादनहरु को लागी उन्नत समाधान प्रदान गर्न प्रतिबद्ध छ।

यदि तपाइँ माथिका उत्पादनहरूमा रुचि राख्नुहुन्छ भने, कृपया हामीलाई सिधै सम्पर्क गर्न नहिचकिचाउनुहोस्।  

मोब: +86-180 6922 0752

व्हाट्सएप: +86 180 6922 0752

इमेल: anny@veteksemi.com